像盖楼一样重构CPU，AMD怎么做到的？

比如AMD Zen4框架，选用CCD（compute）和CIOD（memory interface + I/O）重新组合的多种形式才成功进行并不相同Chiplets机制拆解。AMD EPYC 9004就是选用12个CDD+1个IO Die的方式将，每个CDD值得注意12个核能心，从而让9004降到了96核能心的其设计。

AMD借助这种其设计框架获取顶级的 算力和能效，在面积与高科技技艺差别不大的情形获取价格收益。并且CCD本身按照两个4C8T cluster重新组合的多种形式其设计，可以适应AMD从Desktop到Server的框架需求，根据过场选择CCD量和其设计也就是说的CIOD即可，灵活性度相当颇高。

另外，Huawei Lego框架选用的是compute die（compute + memory interface）和I/O die重新组合的多种形式，并不相同的Chiplets的量和重新组合多种形式都可以灵活性搭配，从而重新组合出多种并不相同性能指标的云端颇高精度中央处理器电子产品。

第二类

以Intel Sapphire Rapids、Apple M1 Ultra为值得注意都有，单个Chiplet值得注意较为独立原始的机制可数，通过多个Chiplets级联获取精度的等价放缓。

比如Intel Sapphire Rapids：通过三组反向对称的相同框架的building blocks，重新组合4个Chiplets，获取4倍的精度和点对点信道。每个整体模块值得注意计算部份（CHA Andrew LLC Andrew Cores mesh， Accelerators）、memory interface部份（controller， Ch0/1）、I/O部份（UPI，PCIe）。

通过将上述颇高精度组件组成整体的building block，再继续通过EMIB新技术才成功进行Chiplet点对点，可以获取等价精度改善和价格收益。

Apple M1 Ultra则是通过自研的填充新技术UltraFusion来区块两颗M1 Max显卡，使得两颗显卡彼此间包括超过2.5TB/s信道且极极低等待时间的点对点能够。基于这个点对点的等待时间信道能够，可以使得M1 Ultra直接获取两倍M1 Max的算力，同时在软件包各个各个方面依然可以将M1 Ultra当做一个原始显卡对待，而不能减极低额外的软件包修改和调试的负担。

▉ 03 Chiplet的框架其设计导致的考验

Chiplet新技术偏离了传自为的新技术演进方式将。在某种素质上说是，可以说是是"产业链暂时性重塑"。但这种框架上的偏离必然要导致新的考验。

不仅要考虑多个Chiplets如何才成功进行有效点对点和延展，确保Mini的灵活性延展能够，还要避免多Chiplets彼此间再次出现频谱死锁、流量拥塞等机制和精度关键问题。因此，Chiplet新技术在显卡的填充、电容器其设计、的网络等各个方面都导致着新的考验。。

填充新技术

高科技填充新技术是Chiplet算是的基石和前提，事实上也正是由于高科技填充新技术的超越才让Chiplet新技术从最初踏进现实。

现今，Chiplet填充新技术现今主要由TSMC、ASE、Intel等的公司来主导，值得注意从2D MCM到2.5D CoWoS、EMIB和3D Hybrid Bonding。本文主要解说现今工业界小众的2D和2.5D填充新技术和其优实用性。

1. MCM（Multi-Chip Module）

这个方式将比较传自为，新技术比较有趣粗暴。Die彼此间的通讯系自为通过在面板内配有电容器来解决。

这个新技术由来已三木，本身CPU其设计就包括Package电容器其设计。这样其设计的SOC多种形式的CPU比较多，也相对成熟阶段，比较值得注意的是Intel将CPU和虬功能强大到一个CPU Package的SOC和AMD的Threadripper和EPYC。MCM新技术有趣可靠，但实用性极为明孝，由于功能强大密度很极低，难为以形成大规模直达从而管制了功能强大IP的个数。

2. CoWoS(Chip-on-Wafer-on-Substrate)

CoWoS通过在角化和Die彼此间加入一层硼举例来说是层（silicon interposer）可以帮助我们解决传自为MCM新技术的极低功能强大度弊端：一层薄薄的举例来说是层被加入角化核能Die彼此间，极为重要承上启下的作用。

Die和Die彼此间的通讯系自为可以通过举例来说是层链接，从而提颇高Package的功能强大度。举例来说是层现今有两种多种形式：一种是Passive interposer多种形式，2.5D填充，interposer外面只有电容器。另一种是Active interposer多种形式，3D填充多种形式，interposer外面除了有电容器还可以有其他电子器件。

但它也有自己的关键问题，硼中流体亦会减极低Package宽度，interposer减极低额外的价格，而且最重要的是，Die的所有直达必需全部通过interposer，大幅减极低CPU制作公司价格很工序。现今AMD停下来的就是这个方向。

3.EMIB(Embedded Multi-die Interconnect Bridge)

EMIB是Intel主导的2.5D填充新技术，用到多个嵌入式值得注意多个IPv层的适配显卡，同时则有至填充面板，降到颇高效和颇高密度的填充。由于取而代之继续用到interposer作为下部流体，可以去掉现有直达至interposer所无需的TSVs，以及由于interposer材质所造就的填充材质的管制，可以获取更是好的灵活性性和更是颇高的功能强大度。

总体而言，来得于前述解说的MCM、CoWoS和InFO/LSI新技术，EMIB新技术要更是为优雅和社亦会发展颇高效，获取更是颇高的功能强大度和生产商良率。但是EMIB无需填充技艺快速反应适配显卡，新技术门槛和繁复度较颇高。

的网络

的网络是确保并不相同Chiplet彼此间只能才成功的完成图表交互的必要确保，也是提议Chiplet能否"相依"的前提条件。

工业界大约从2016年开始就在逐步想法基于Chiplet的显卡其设计，经过长时间的出发点，仍然在填充技艺、框架其设计上有了密切关系的依靠和相当程度的进步，在这样的剧中和契机之下，由Intel、AMD、ARM、ASE、Google、 Meta、Microsoft、Qualcomm、Samsung和TSMC共同研发和拟订的UCIe 1.0在2022年3月正式推出。

UCIe新标准的初衷和目标，是创另建一套Chiplet新技术之外的其设计和生产商等各个环节的参考新标准，从而使得并不相同其设计和生产商生产商厂商的显卡可以无缝功能强大，从而承接填充层级的原始灵活性的显卡开愈演愈烈态系自为。

基于Chiplet新技术和UCIe新标准，可以算是超过单个掩膜原版材质的显卡面积，获取巨大材质、更是颇高功能强大度的颇高精度显卡。同时基于新标准的UCIe，可以使能各类并不相同技艺和并不相同较小的显卡和IP在填充各个各个方面才成功进行功能强大，有效降极低研发价格，同时减少研发周期。

▉ 04 总结：

从现今来看，由于摩尔定律（立即每两年将处理能够提颇高一倍）仍然全面跟上了，单个中央处理器文件系自为的反应速度不能每两年提颇高一倍。因此，提颇高精度的唯一法则就是延展文件系自为和区块文件系自为。Chiplet新技术仍然慢慢迈进成熟阶段和商用，成为显卡生产商厂商比较依赖的新新技术，也被认为是未来显卡服务业发展的重要方向。